forward

Материнская плата сервера

Описание:
The Wi-Fi® G Demo Board is a compact demonstration platform for customers to easily evaluate and configure Microchip’s new MRF24WG0MA Wi-Fi module. The demo board is a fully-functional standalone web server powered by 2 AAA batteries. It comes with a PIC32 pre-programmed with the Microchip TCP/IP stack, connected to an onboard, fully-certified MRF24WG0MA Wi-Fi module.

The Wi-Fi G Demo Board Offers:
  • Schematics
  • Complete applications compliant with Microchip TCP/IP reference source code library
  • Reference application source code
Возможности:

    • Complete IEEE 802.11 b/g Wi-Fi Solution
    • Supports Infrastructure/Ad hoc networks and SoftAP networking
    • Web server allows for configuration of network settings
    • Headers bring out signals for quick prototyping

Документация:
  • Програмное обеспечение
  • Тестирование
Описание:
A 9V-12.6V input, 12W, 90% efficient step-down converter for Server add-on card ASIC core voltage regulation using the TPS53219 PWM Controller and CSD86339Q3D 3x3 Power Block in 264mm2 of total power supply area.

Возможности:

90% Efficiency 264mm2 total power supply area (including PCB area for routing) 2% voltage regulation tolerance <42mV overshoot/undershoot in response to 5A load transient (12VIN) 29 total components for the power supply (including the ICs) Smooth monotonic start up with built-in output discharge (soft stop)

Возможность заказа
  • Заказать BOM
Документация:
  • Схемотехника
  • BOM
  • Тестирование
Описание:
The PMP9703 reference design uses the TPS53915 12A PMBus SWIFT step down converter to provide complete voltage regulation, and system protection of an Enterprise Storage SSD Controller ASIC typically used to control and expand traffic flow in/out of SSDs. The output voltage can be dynamically adjusted in +/- 0.75% steps with a total range of +/-22% of the nominal output voltage (VOUT_ADJUST and VOUT_MARGIN used together) and with programmable step change durations of as little as 4us. The PMBus capability includes adjustment of the typical power supply parameters and monitoring of FAULTs through the STATUS_WORD PMBus command. This PMBus design is ideal for applications that require design flexibility, reduced component count, and Adaptive Voltage Scaling for enhanced performance and optimized power dissipation.

Возможности:

PMBus programming of power supply parameters including output voltage, Power On Delay, Power Good Delay, Soft Start, Switching Frequency and UVLO Integrated 13.8 and 5.9 mΩ MOSFETs With 12-A Continuous Output Current Optimized for ASICs with Adaptive Voltage Scaling (AVS) requirements 335mm2 total power supply area 1.2V output at 12A nominal current 81% efficiency at 12V input, 1.2Vout at 12A

Документация:
  • Схемотехника
  • BOM
  • Тестирование
Описание:

TIDA-00324 представляет собой базовый проект источника питания с входным напряжением 12 В и выходом 1,2 В/ 120 А, в котором акцент делается на многофазном контроллере TPS53631 и интеллектуальном звене питания CSD95372BQ5M. Данный базовый проект может быть использован для разработки решения системы питания для ядра ЦП или решения системы питания для DDR4 с целью ускорения процессов разработки и вывода продукции на рынок.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Базовый проект с входным напряжением 12 В и выходом 1,2 В / 120 А, в котором используются многофазный контроллер и звено питания
  • В данном базовом проекте доступны перечень элементов, схема электрическая принципиальная и тестовые данные
  • Данный проект может быть использован для питания ядра ЦП, памяти DDR или других применений, в которых требуется использование многофазного контроллера в связке со звеном питания
  • TPS53631 совместим с последовательным VID (SVID) платформы VRx от Intel® и способен работать в 1-, 2- или 3-фазной конфигурациях, имея продвинутую архитектуру управления D-CAP+ с продвинутым интерфейсом связи PMBus для настройки устройств и получения данных телеметрии системы
  • Интеллектуальное звено питания CSD95372BQ5M представляет собой устройство с высокой степенью оптимизации для использования в высокомощных применениях с высокой удельной мощностью, в котором интегрированы ИС драйвера и силовые полевые транзисторы для реализации коммутационной функции звена питания с точными измерениями тока и температуры с целью упрощения дизайна системы и повышения точности

Документация:
  • Схемотехника
  • BOM
  • Тестирование
Описание:
This verified reference design is a PCIe Gen-3 high-speed front-end card design to extend the PCB trace distance of a PCIe sub-system. The board is designed to fit in a x16 lane width PCIe Gen-3 slot between a motherboard and PCIe Gen3 add-in card. This reference design provides users with a useful guideline to incorporate the DS80PCI810 repeater into PCIe Root Complex ASIC and the Add-in Card designs of their own.

Возможности:

PCIe Gen-3 Riser Card compatible to a 16-lane PCIe Gen3 slot from Motherboard Extends PCB trace length of a PCIe Gen-3 sub-system Improves signal Integrity and system robustness Seamlessly compatible with link training between host from Motherboard and End-point card Proven design with compliance test report

Документация:
  • Схемотехника
  • BOM
  • Тестирование
Описание:
This reference design extends the link distance and loss budget of high speed SAS-3 data paths, using configurable equalization, de-emphasis, and output voltage. It supports SAS and SATA interfaces from 1.5 Gbps to 12 Gbps using a miniSAS-HD interface.

Возможности:

4x Lane SAS-3 design compatible to an external miniSAS-HD connector. Easily integrates to existing SAS environments with no additional software. Facilitates the use of common FR4 and other low-cost interconnect materials. Improve Signal Integrity and system rubustness Compatible with link training between host and storage system components. Compatible with OOB signaling in SAS/SATA systems

Документация:
  • Схемотехника
  • BOM
Описание:
This verified design can accurately measure current on a bus that carries hundreds of volts. This design is targeted for solar and server applications due to their wide high-voltage input range requirements. This design uses the INA260 current shunt monitor with integrated shunt resistor for current measurements, two P82B96 bidirectional buffers to facilitate I2C communication, and the ISOW7842 to allow isolated current measurements. The INA260 is limited by a common-mode voltage of 36 V; using the ISOW7842 allows the designer to float the INA260 side of the design to facilitate higher bus voltages.
Возможности:

Current Measurement on High-Voltage Bus (±1 kV) Power Isolated I2C Compatibility Reinforced Digital I2C Isolation to Microcontroller 1% System Accuracy

Документация:
  • Схемотехника
  • BOM
Описание:
This reference design implements a multi-MHz power stage design based on the LMG1210 half-bridge GaN driver and GaN power High Electron Mobility Transistors (HEMTs). With highly efficient switches and flexible dead-time adjustment, this design can significantly improve power density while achieving good efficiency as well as wide control bandwidth. This power stage design can be widely applied to many space-constrained and fast response required applications such as 5G telecom power, servers, and industrial power supplies.
Возможности:

Compact GaN-Based Power Stage Design With Switching up to 50 MHz Independent PWM inputs for high side and low side, or single PWM input with adjustable dead time Minimum pulse width of 3 ns High slew rate immunity of 300 V/ns Driver UVLO and overtermpertaure protection

Документация:
  • Схемотехника
  • BOM
Описание:

Одноканальный источник тактовых импульсов нельзя использовать для тактирования нескольких тактовых входов в высокопроизводительных процессорных устройствах, например, таких как многоядерные ARM Cortex-A15 процессоры 66AK2Ex и AM5K2Ex, так как чрезмерная нагрузка, помехи от рассогласования и шумы негативно влияют на производительность. Однако этого можно избежать, используя несколько источников тактовых импульсов вместо одного. Этот дизайн демонстрирует генерирование тактовых сигналов для семейств 66AK2Ex и AM5K2Ex процессоров Keystone II с ядром ARM Cortex-A15 + DSP и многоядерных ARM процессоров путем использования дерева дифференциальных тактовых сигналов. Дизайн демонстрирует законченное решение для генерации всех необходимых тактовых сигналов для ядер и периферии SoC.

 

Возможности:

  • Дерево дифференциальных тактовых сигналов для многоядерных ARM Cortex-A15 систем на кристалле 66AK2Ex и AM5K2Ex;
  • Использование CDCM6208 для генерации всех необходимых тактовых сигналов, необходимых для ядер и периферии;
  • Графический интерфейс пользователя для управления регистрами;
  • Завершенный системный дизайн с принципиальной схемой, BOM, дизайн файлами и руководству по проектированию аппаратной части.

Документация:
  • Схемотехника
  • BOM
  • Топология платы

Сравнение позиций

  • ()